Zaman çizelgesi — Kapıların hat ve zaman ekseninde çizilmesi

Qiskit’te timeline_drawer, zamanlanmış bir devre ( QuantumCircuit veya uygun IR) üzerinde kapıların hangi kübit hattında hangi zaman aralığında yürütüldüğünü çizer. Bu görünüm, yazılım zincirinde transpile ve zamanlama katmanının çıktısını insan tarafından denetlenebilir kılar.

Görselleştirme, tek başına mantıksal devre çizimine bakarak üretilemez; kapı süreleri için hedef ( Target) veya eşdeğeri kaynak gereklidir. Aksi halde Qiskit açıkça hata verir: süre bilgisi olmadan zaman ekseni tanımlanamaz.

Donanım grafiği kuplaj haritası ile karıştırılmamalıdır: kuplaj bağlantı topolojisidir; zaman çizelgesi yürütme zamanı tahminidir.

Ne vaat edilmez

Gerçek QPU’da ölçülen tek tek mikrodalga darbeleri; çizim model tabanlı bir özettir.

Klasik iş yükü kuyruğu veya faturalama ayrıntısı Runtime işleri konusunda ele alınır; burada yalnızca devre zaman çizelgesi vardır.

Target, izin verilen kapı kümesi ve onların süreleri (ve ilişkili kısıtlar) hakkında bilgi taşır. Zaman çizelgesi çizicisi, bu süreleri okuyarak yatay zaman ekseninde bloklar oluşturur; hedef değişince aynı mantıksal devre farklı uzunluk ve boşluk ile görünür.

Sahte veya model arka uçlar ( GenericBackendV2 gibi) öğrenme için uygundur; üretimde gerçek backend özellikleri ve güncel kalibrasyon akışı kullanılmalıdır.

Transpiler’ın ürettiği yerel kapı kümesi taban kapıları ve kapı ayrıştırması ile bağlantılıdır; zaman çizelgesi bu ayrıştırmanın zaman maliyeti sonucunu gösterir.

Zaman çizelgesi üretmek için devrenin zamanlanmış bir temsile dönüştürülmesi gerekir; pratikte transpile(..., scheduling_method=...) ile "alap" veya "asap" gibi bir politika seçilir. Politika, boşlukların nasıl doldurulacağını ve paralel kapıların nasıl hizalanacağını etkiler.

Zamanlama kavramı transpiler zamanlama sayfasıyla desteklenir; bu sayfa çizim API’sini öne çıkarır.

time_range ile yakınlaştırma yapılabilir; geniş devrelerde eksen taşmasını azaltmak için dışa aktarımda filename ve uygun figür boyutu kullanılmalıdır.

Seçenekler

plot_barriers / show_barriers, idle_wires / show_idle, show_delays, show_clbits gibi bayraklar sürüme göre birlikte veya takma ad olarak bulunabilir; raporda kullanılan imzayı sabitleyin.

Hibrit devre çizimi soldan sağa kapı sırasını ve klasik hatları okunabilir kılar; zaman çizelgesi ise fiziksel zaman ekseninde blokları hizalar. İkisi birbirinin yerine geçmez: diyagram algoritma anlatımı; zaman çizelgesi yürütme ve kuyruk mühendisliği içindir.

LaTeX çıktısı tipografik şema üretir; animasyon veya sürekli zaman ekseni içermez.

Durum görselleştirmeleri ölçümden önce veya simüle edilmiş Statevector üzerinde anlamlıdır; zaman çizelgesi ölçüm sonucu dağılımını göstermez ( histogram).

Okuma disiplini: hangi backend veya Target sürümü, hangi scheduling_method, hangi transpile seviyesi kullanıldığını başlıkta yazın. Aynı mantıksal devre için alap ve asap karşılaştırması, zamanlama farkını somutlaştırır.

Klasik bitler ve ölçüm yoğunluğu arttıkça grafik karmaşıklaşır; disable_bits veya zaman aralığı kırpması ile odak alanı daraltılabilir.

Raporlarda görseli tek başına bırakmayın; kısa metin özet veya tablo ile ana yol uzunluğu ve kritik yol üzerindeki kapılar belirtilmelidir.

Kuantum bilgisayar mimarisini yazılım üzerinden kontrol etmek, transpile çıktısının yalnızca kapı sayısını değil, ne kadar süre ve nerede yürütüleceğini de gözlemlemeyi içerir. Zaman çizelgesi, bu gözlemi ekip içi incelemede paylaşılabilir bir artefakt haline getirir.

CI hattında üretilen PNG veya SVG; çekme isteğinde “zamanlama regresyonu var mı?” sorusuna hızlı cevap verir; İlkel iş akışları arşiv disipliniyle birlikte düşünülmelidir.

Donanım değişince ( backend seçimi) zaman çizelgesi yeniden üretilmelidir; aksi halde dokümantasyon eski süre varsayımlarıyla kalır.

Aşağıdaki örnek, sahte iki kübitlik backend üzerinde Bell hazırlığını transpile eder, alap zamanlar ve timeline_drawer ile PNG yazar. Matplotlib Agg arka ucu başsız ortamlar için sabitlenmiştir.

Matplotlib: Bell ALAP zaman çizelgesi

import matplotlib

matplotlib.use("Agg")
from qiskit import QuantumCircuit, transpile
from qiskit.providers.fake_provider import GenericBackendV2
from qiskit.visualization import timeline_drawer

qc = QuantumCircuit(2)
qc.h(0)
qc.cx(0, 1)

backend = GenericBackendV2(num_qubits=2)
scheduled = transpile(qc, backend, scheduling_method="alap")

timeline_drawer(scheduled, target=backend.target, filename="timeline_bell_alap.png")
print("Yazıldı: timeline_bell_alap.png")

ASAP karşılaştırması (yorum)

Aşağıdaki satırlar bilinçli olarak yorumdadır; aynı devre için farklı politikanın grafiğini üretin.

# scheduled_asap = transpile(qc, backend, scheduling_method="asap")
# timeline_drawer(scheduled_asap, target=backend.target, filename="timeline_bell_asap.png")

Zaman çizelgesi; hedef süreleri ve zamanlama politikası ile üretilen yürütmenin hat bazlı görünümüdür. Mantıksal devre çizimi ve kuantum durum görselleştirmelerinden farklı bir veri sözleşmesi sunar.

Güncel parametre listesi IBM API belgelerinde tutulur; sürüm yükseltmelerinde takma ad bayrakları kontrol edilmelidir.

• Hibrit devre çizimi — mantıksal şema.
• Transpiler zamanlama — politika ve boru hattı.
• IBM Quantum: Devreleri görselleştirme.
• IBM Quantum API: timeline_drawer.